日本の携帯電話は2006年に8396万加入に拡大 (5/16)
携帯電話機市場、回復の兆し(3/29)
松下、複数動画の同時圧縮・伸張を1チップで実現するMPEG−4マルチコーデックを発表 (2/6)
日立がRFIC開発にアジレントのミクスト・シグナルベースのEDAソフトウェアを採用(1/15)
インテルとアナログ・デバイセズが新しいDSPアーキテクチャを共同開発(12/7)
インテル、800/850MHz版モバイルPentiumIIIを発表(9/28)
インテル、StrataFlashメモリをソニーと三菱のインターネット対応携帯電話向けに供給 (9/21)
インテルなど10社、無線インターネットの業界団体を発足(9/13)
ルーセント・テクノロジーズ、無線ビデオ技術のパケットビデオ社とマルチメディア無線機器の開発協力で合意(9/12)
ソニー、トランスメタ社のCrusoeプロセッサを搭載したノートブック型VAIOを発表(9/11)
IBM、0.25μmのSiGe LSIを本格出荷(7/12)
沖電気、カシオが携帯電話向け小型音源LSIを開発(7/3)
インテル、モバイルPC向けプロセッサの新製品を発表(6/21)
富士通、W−CDMA向けパワー増幅MMICを開発(6/21)



■日本の携帯電話は2006年に8396万加入に拡大


▼日本の携帯電話への加入件数は2006年には8396万加入になると、ガートナー ジャパンのデータクエスト部門が予測した。対人口普及率は65.5%である。なお、この数字には機械対機械の通信(テレメトリング)やPHSは含まれていない。
ページトップへ戻る
(2002年5月16日



■携帯電話機市場、回復の兆し


▼2002年第1四半期の世界の携帯電話機生産台数は、前年同期比3.6%減の8910万台で、第2四半期にはプラス成長が見込めると日経マーケットアクセスが発表した。2002年全体の台数は、海外での携帯電話機のカラー化が買い替え需要を促進すれば前年比10.6%増の4億110万台になると予測している。
ページトップへ戻る
(2002年3月29日



■松下、複数動画の同時圧縮・伸張を1チップで実現するMPEG−4マルチコーデックを発表


▼松下電器産業、松下通信工業、松下電子工業は2001年2月6日、複数動画像の同時圧縮・伸張を実現したMPEG−4コアプロファイル対応のマルチコーデックLSI「MN1959041」を発表した。松下によると、1チップで複数動画像の同時圧縮・伸張を実現するLSIは世界で初めて。
 新製品は、最大で2系統のMPEG−4圧縮(QCIF:15フレーム/秒×2系統)、または4系統の伸張(QCIF:15フレーム/秒×4系統)を同時処理することができる。また、オブジェクト単位のインタラクティブ表示ができ、炬型以外の任意形状を実現するMPEG−4コアプロファイルに対応している。20MビットのDRAMを搭載し外部メモリが不要となるほか、エラー回復処理機能、ノイズ除去機能を搭載し高画質化を図っている。消費電力は、マルチコーデック時におけるMPEG−4シンプルプロファイルの圧縮・伸長処理で1系統あたり50mWの低消費電力。0.18μmCMOSプロセスを採用し、パッケージは239ピンCSP(11mm角)。サンプル出荷の開始は2001年第2四半期の予定で、価格は未定。
 1チップでMPEG−4圧縮・伸張、グラフィックとの合成などが可能となり、W−CDMAなど動画像通信への対応を想定した携帯電話、携帯情報端末への利用が考えられる。(畠中信孝)
) ページトップへ戻る
(2001年2月6



■日立がRFIC開発にアジレントのミクスト・シグナルベースのEDAソフトウェアを採用


▼アジレント・テクノロジーは2001年1月11日、同社のミクスト・シグナルベースのEDAソフトウェア「Agilentアドバンスト・デザイン・システム」が、日立製作所のRFIC開発用に採用されたと発表した。日立では同ソフトウェアをGSM(Global System for Mobile Communication)、3GPP(3rd Generation Partnership Project)、Bluetooth用のRFICの開発で用いる。また、同ソフトウェアと既存の米Cadence Design Systemsのツールとをリンクさせ、設計環境を統合させた。(山口由美子)

ページトップへ戻る
(2001年1月15日)



■インテルとアナログ・デバイセズが新しいDSPアーキテクチャを共同開発


▼米インテル(Intel)社と米アナログ・デバイセズ(Analog Devices)社は2000年12月5日、両社が1999年2月より共同開発を進めているDSPとMPU機能を単一プラットフォームで実現した新しいアーキテクチャを発表した。
 このアーキテクチャは、主に次世代ワイヤレス通信機器用にプログラムの容易性、性能、消費電力を大幅に改善することに成功している。製品化までの期間短縮を意図して設計されたソフトウェア・プログラム・コンパイラは、C/C++言語で信号処理および制御コードを書くことができる。またこのアーキテクチャは、バッテリ寿命を大幅に改善するダイナミック・パワーマネジメント機能を採用している。これにより、アーキテクチャ上で実行されているソフトウェアの継続的モニタリングが可能となり、タスクの実行に使用される電力を最適化するために、コアに供給される電圧とコアが駆動する周波数の両方を動的に調整することが可能となる。
 現在、両社は、主なツール・プロバイダ、デザイナ、ソフトウェア・ベンダと協力し、新しいコアをサポートするツールやリアルタイムOS、およびアルゴリズムを開発している。このコアを採用した製品の開発、マーケティングは両社が個別に行い、1年以内の製品化を予定している。

ページトップへ戻る
(2000年12月7日)



■インテル、800/850MHz版モバイルPentiumIIIを発表


▼インテルは2000年9月25日、ノートブックPC向けMPU「モバイルPentiumIII(800/850MHz版)」の出荷を開始した。
 新製品は、PCがAC電源に接続されているのかバッテリで駆動しているのかを自動的に検出し、性能とバッテリ持続時間のバランスを最適化するSpeedStepテクノロジを採用している。内部コア電圧は最高性能時で1.65V、バッテリモード時で1.35V。バッテリモード時の消費電力は2W以下。価格は1000個発注時で、850MHz版が722ドル、800MHz版が508ドル。
  また、「モバイルCeleron(700MHz版)」も同時に出荷を開始した。価格は1000個発注時で181ドル。

ページトップへ戻る
(2000年9月28日)



■インテル、StrataFlashメモリをソニーと三菱のインターネット対応携帯電話向けに供給


▼米インテル(Intel)は2000年9月20日、ソニーと三菱電機がインターネット対応携帯電話の新製品に同社のフラッシュメモリ「StrataFlashメモリ3V版」を採用すると発表した。
 StrataFlashメモリは、多植技術を採用、メモリセルあたり2ビットの情報を格納し、低コストを実現している。他のフラッシュメモリ同様電源を切っても情報は消えない。現在、最大128Mビットの容量を提供することが可能である。インターネット対応携帯電話では、必要とされるフラッシュメモリの容量が急激に増大し、大容量化、低コストが求められている。
 さらにインテルでは、StrataFlashメモリの1.8V版を2002年に製品化する計画を明らかにした。
ページトップへ戻る
(2000年9月21日)



■インテルなど10社、無線インターネットの業界団体を発足


▼米インテル(Intel)社は2000年9月11日、無線インターネット技術の普及に向け、標準技術の開発、仕様作成などを推進する業界団体「Mobile Data Initiative Next Generation(MDI−ng)」を通信機器、コンピュータなどのメーカー9社と共に発足させると発表した。
 MDI−ngは無線インターネット・アクセス技術を有線回線と同様に簡素化し、普及の促進を図る。現在のGSM技術以上の広帯域性を持つパケット交換無線技術であるGPRS(General Packet Radio Service)に焦点をあてる。サービスプロバイダなどを交えた研究会などを開催し、相互運用性の課題などについて協議していく。
 参加企業は、Intel、BT Cellnet、Dell Computer、France Telecom、Fujitsu Siemens Computers、Hewlett Packard、Motorola、Siemens Mobile、Sonera、東芝の10社。
ページトップへ戻る
(2000年9月13
日)



■ルーセント・テクノロジーズ、無線ビデオ技術のパケットビデオ社とマルチメディア無線機器の開発協力で合意


▼米ルーセント・テクノロジーズ(Lucent Technologies)社のマイクロエレクトロニクス・グループは2000年9月7日、米パケットビデオ(PacketVideo)社とマルチメディアに対応した次世代の無線端末機器の開発で協力することを発表した。
  具体的には、パケットビデオのMPEG−4をベースにしたビデオデータの無線による転送などのソフトウェア・ソリューションを、ルーセント・テクノロジーズのDSPコア「StarCore SC100」などを含むチップセット上で最適化することにより、高機能かつ低消費電力の無線端末機器でのマルチメディア・サービスを実現する。
ページトップへ戻る
(2000年9月12
日)



■ソニー、トランスメタ社のCrusoeプロセッサを搭載したノートブック型VAIOを発表


▼ソニーは2000年9月8日、PC「VAIO」の新製品(デスクトップ型4シリーズ/ノートブック型5シリーズ)を2000年9月15日から順次発売すると発表した。
  新製品には米トランスメタ(Transmeta)社のMPU「Crusoeシリーズ(TM5600)」を搭載したノートブックPC「VAIO C1」の2モデルも含まれており、付属の標準バッテリパック使用時で最大5.5時間の駆動を実現している。
  TM5600の動作周波数は600MHz。VAIO C1は2000年10月7日に発売が開始される。
ページトップへ戻る
(2000年9月11
日)


■IBM、0.25μmのSiGe LSIを本格出荷


▼米IBMは2000年7月10日、携帯通信機器などの用途向けに0.25μm、BiCMOSプロセスのSiGe LSIの本格出荷を開始したと発表した。
 このSiGe技術は標準的なCMOS回路に組み込むことが可能で、2.5Vの電源電圧で45GHzの動作周波数を実現することができる。携帯機器向け無線受信LSIやLNA、HDD用LSIに利用される。
 IBMでは0.5μmのSiGeプロセスLSIを過去2年間で800万個以上出荷している。また、銅配線による0.18μmのSiGe技術に関しても仕様策定の最終段階にあり、90〜130GHzの周波数を実現する試作品を開発中である。
ページトップへ戻る
(2000年7月12日)



■沖電気、カシオが携帯電話向け小型音源LSIを開発


▼沖電気工業とカシオ計算機は2000年6月26日、携帯電話・PHSでの音楽データ再生用に、PCM音源方式の音源LSI「ML2857」を共同で開発したと発表した。沖電気工業が8月からサンプル出荷を開始する予定である。パッケージ形態はTQFP、FBGA、ウェーハ・レベルCSPの3タイプで提供する。出荷数量は2000年度に500万個、2002年度は2000万個を計画している。
 新製品は演奏機能(シーケンサ)を内蔵することにより、マイコンにかかる負担を軽減、駆動電圧も3Vに抑えた。また、パッケージのサイズの小型化を図った。最も小さいウェーハ・レベル・CSPでは、6.3×6.3×0.4mmという小型サイズを実現。このウェーハ・レベルCSPは、両社の合弁により設立された、次世代高密度パッケージ技術の開発を行う会社「アイ・イー・ピー・テクノロジーズ」が設計している。
ページトップへ戻る
(2000年7月3日)



■インテル、モバイルPC向けプロセッサの新製品を発表


▼米インテル(Intel)社は2000年6月19日、消費電力1W以下のPentiumVを含むモバイルPC向けプロセッサ5品種を発表した。
 新製品は、内部コア電圧1.35V、消費電力2W以下の「Mobile PentiumV(750MHz版)」と、内部コア電圧1.1V、消費電力1W以下の「Mobile PentiumV(650MHz版)」。内部コア電圧1.6V、消費電力3W以下の「Mobile Celeron(650MHz/600MHz版)」と、内部コア電圧1.35V、消費電力2W以下の「Mobile Celeron(500MHz版)」の5品種。
 Mobile PentiumVには、クロック周波数を調整することによって、PCの性能とバッテリ接続時間のバランスを最適化するスピードステップ・テクノロジが採用されている。
  すでに量産出荷開始されており、1000個発注時の価格がPentiumVの750MHz版で562ドル、600MHz版で316ドル、Celeronの650MHz版が181ドル、600MHz版と500MHz版が134ドル。
ページトップへ戻る
(2000年6月21日)



■富士通、W−CDMA向けパワー増幅MMICを開発


▼富士通は2000年6月12日、W−CDMA方式向けに高効率、低歪みのパワー増幅MMICを開発したと発表した。
 新開発のMMICの技術のポイントは二つある。第一に、高周波を用いるW−CDMA用MMICで問題となる信号の反射現象によるを抑えるために、HBT(Heterojunction Bipolar Transistor)を2段にし、その段間の整合回路として、GaAs基板上にキャパシタインダクタを形成した。従来はトランジスタの前後にキャパシタやインダクタなどによる整合回路を形成していた。これにより同社従来品の0.2ccパワー増幅器に比べ、新開発のMMICでは部品点数を約1/3に削減できた。また、トランジスタの出力信号の歪みと整合回路との関係をシミュレーションする技術を開発したことで、微調整が不要となった。
 第2に、高効率動作のためにアイドル電流を抑制すると、出力電力と電力ゲインの変動が起き出力信号の歪みが生じるが、この変動を抑制するためDCバイアス回路内に抵抗を挿入した。さらにこのバイアス抵抗値とアイドル電流値を最適に設計するシミュレーション技術を開発。これにより、最大出力電力時の電力付加効率は高レベルの42%としながら、アイドル電流値を50mAに抑えることができたため、50mW(17dBm)の出力時の電力付加効率は13%と同社従来比で5%以上改善させた。
ページトップへ戻る
(2000年6月21日)
EDリサーチ
お問い合わせ・ご質問は webmaster@edresearch.co.jp
(c) 2001 ED RESEARCH Co., Ltd. All rights reserved.
 EDリサーチ EDリサーチ イーディーリサーチ 半導体 FPD FPD プラズマ