ルネサス テクノロジは2004年12月21日、回路変更が容易で、品種展開、短TAT化に適した「クイック・マスター・スライス方式SoC」を開発したことを130nmCMOSプロセスで発表した。同方式ではセルベースでのSoC開発時に回路変更を予定していたり、修正などにより設計変更が発生する確率が高いブロックを、配線による設計変更の可能なクイック・マスター・スライス方式の領域として割り当てておく。これにより設計後の回路変更、修正、さらに派生品設計などは、クイック・マスター・スライス方式領域の回路を配線で変更するだけで可能になる。同方式を採用することで、回路変更時の変更設計完了からサンプル出荷までの期間を通常3週間に短時間化することが可能になり、追加開発コストも従来の約1/2〜1/10程度に抑えることができるようになる。同方式で使用する機能セルは通常のセル・ライブラリと同等の機能を持ったものを約200種類用意している。また、通常のセルベースSoCと同じ回路をSoCに搭載できるようにしている。2005年1月から受注を開始する。